Приложение 4

к Правилам применения оборудования временного группообразования

плезиохронной цифровой иерархии

 

 

 

Требования к параметрам мультиплексированных сигналов

 

1. Требования к параметрам мультиплексированного сигнала 2/8 Мбит/с.

1.1.  Структуре цикла мультиплексированного сигнала 2/8 Мбит/с соответствует:

а)        скорость передачи компонентного сигнала – 2048 кбит/с;

б)       количество компонентных сигналов – 4 (плезиохронное объединение);

в)       номинальная длительность цикла – 100,38 мкс;

г)        длина цикла – 848 бит;

д)       число блоков в цикле – 4;

е)        число битов в блоке – 212;

ж)     число битов компонентного сигнала в блоке  – 206 или 205;

з)        цикловой синхросигнал – 1111010000;

и)       значение бита аварийного сигнала дальнего конца (бит 11 блока 1) – "0" при отсутствии аварии, "1" при наличии аварии.

1.2. Выход из режима синхронизации фиксируется после четырех последовательных ошибочно принятых цикловых синхросигналов.

1.3. Вход в режим синхронизации происходит при обнаружении трех последовательных стандартных синхросигналов.

2. Требования к параметрам мультиплексированного сигнала 2/34 Мбит/с.

2.1. Структуре цикла мультиплексированного сигнала 2/34 Мбит/с соответствует:

а)        скорость передачи компонентного сигнала – 2048 кбит/с;

б)       количество компонентных сигналов – 16;

в)       номинальная длительность цикла – 44,68 мкс;

г)        длина цикла – 1536 бит;

д)       число блоков в цикле – 4;

е)        число битов в блоке – 384;

ж)     число битов компонентного сигнала в блоке – 378 или 377;

з)        цикловой синхросигнал – 1111010000;

и)       значение бита аварийного сигнала дальнего конца (бит 11 блока 1) – "0" при отсутствии аварии, "1" при наличии аварии.

2.2. Выход из режима синхронизации фиксируется после четырех последовательных ошибочно принятых цикловых синхросигналов.

2.3. Вход в режим синхронизации происходит при обнаружении трех последовательных стандартных синхросигналов.

3. Требования к параметрам мультиплексированного сигнала 8/34 Мбит/с.

3.1. Структуре цикла мультиплексированного сигнала 8/34 Мбит/с соответствует:

а)        скорость передачи компонентного сигнала – 8448 кбит/с;

б)       количество компонентных сигналов – 4;

в)       номинальная длительность цикла – 44,69 мкс;

г)        длина цикла – 1536 бит;

д)       число блоков в цикле – 4;

е)        число бит в блоке – 384;

ж)     число бит компонентного сигнала в блоке  – 378 или 377;

з)        цикловой синхросигнал – 1111010000;

и)       значение бита аварийного сигнала дальнего конца (бит 11 блока 1) –"0" при отсутствии аварии, "1" при наличии аварии.

3.2. Выход из режима синхронизации фиксируется после четырех последовательных ошибочно принятых цикловых синхросигналов.

3.3. Вход в режим синхронизации происходит при обнаружении трех последовательных стандартных синхросигналов.

3.4. Структура цикла мультиплексированного сигнала 34/140 Мбит/с.

3.5. Структуре цикла мультиплексированного сигнала 34/140 Мбит/с соответствует:

а)        скорость передачи компонентного сигнала – 34368 кбит/с;

б)       количество компонентных сигналов – 4 (плезиохронное объединение);

в)       номинальная длительность цикла – 21,03 мкс;

г)        длина цикла – 2928 бит;

д)       число блоков в цикле – 6;

е)        число битов в блоке – 488;

ж)     число битов компонентного сигнала в блоке – 723 или 722;

з)        цикловой синхросигнал – 111110100000;

и)       бит для передачи аварийного сигнала дальнего конца – блок 1, позиция 13;

к)       биты для использования в национальных целях – блок 1, позиции 14 – 16.

3.6.  Выход из режима синхронизации фиксируется после четырех последовательных ошибочно принятых цикловых синхросигналов.

3.7. Вход в режим синхронизации происходит при обнаружении трех последовательных стандартных синхросигналов.